Физика и техника полупроводников

Авторам

Правила оформления публикаций

Вышедшие номера

2024
- 1
2023
- 1 2 3 4 5 6 7 8 9
2022
- 1 2 3 4 5 6 7 8 9 10 11 12
2021
- 1 2 3 4 5 6 7 8 9 10 11 12
2020
- 1 2 3 4 5 6 7 8 9 10 11 12
2019
- 1 2 3 4 5 6 7 8 9 10 11 12
2018
- 1 2 3 4 5 6 7 8 9 10 11 12 13
2017
- 1 2 3 4 5 6 7 8 9 10 11 12
2016
- 1 2 3 4 5 6 7 8 9 10 11 12
2015
- 1 2 3 4 5 6 7 8 9 10 11 12
2014
- 1 2 3 4 5 6 7 8 9 10 11 12
2013
- 1 2 3 4 5 6 7 8 9 10 11 12
2012
- 1 2 3 4 5 6 7 8 9 10 11 12
2011
- 1 2 3 4 5 6 7 8 9 10 11 12
2010
- 1 2 3 4 5 6 7 8 9 10 11 12
2009
- 1 2 3 4 5 6 7 8 9 10 11 12
2008
- 1 2 3 4 5 6 7 8 9 10 11 12
2007
- 1 2 3 4 5 6 7 8 9 10 11 12
2006
- 1 2 3 4 5 6 7 8 9 10 11 12
2005
- 1 2 3 4 5 6 7 8 9 10 11 12
2004
- 1 2 3 4 5 6 7 8 9 10 11 12
2003
- 1 2 3 4 5 6 7 8 9 10 11 12
2002
- 1 2 3 4 5 6 7 8 9 10 11 12
2001
- 1 2 3 4 5 6 7 8 9 10 11 12
2000
- 1 2 3 4 5 6 7 8 9 10 11 12
1999
- 1 2 3 4 5 6 7 8 9 10 11 12
1998
- 1 2 3 4 5 6 7 8 9 10 11 12
1997
- 1 2 3 4 5 6 7 8 9 10 11 12
1996
- 1 2 3 4 5 6 7 8 9 10 11 12
1995
- 1 2 3 4 5 6 7 8 9 10 11 12
1994
- 1 2 3 4 5 6 7 8 9 10 11 12
1993
- 1 2 3 4 5 6 7 8 9 10 11 12
1992
- 1 2 3 4 5 6 7 8 9 10 11 12
1991
- 1 2 3 4 5 6 7 8 9 10 11 12
1990
- 1 2 3 4 5 6 7 8 9 10 11 12
1989
- 1 2 3 4 5 6 7 8 9 10 11 12
1988
- 1 2 3 4 5 6 7 8 9 10 11 12

Comparative assessment of III-V heterostructure and silicon underlap double gate MOSFETs

Pardeshi Hemant¹, Raj Godwin¹, Pati Sudhansu Kumar¹, Mohankumar N.², Sarkar Chandan Kumar¹

¹Electronics and Telecommunication Engineering Department, Jadavpur University, Kolkata-700 032, West Bengal, India
²SKP Engineering College, Tiruvannamalai, Tamilnadu-606 611, India

Поступила в редакцию: 11 марта 2012 г.

Выставление онлайн: 19 сентября 2012 г.

PDF версия

Абстракт
Литература
Статистика просмотров

Comparative assessment of III-V heterostructure and silicon underlap DG-MOSFETs, is done using 2D Sentaurus TCAD simulation. III-V heterostructure device has narrow-band In_0.53Ga_0.47As and wide-band InP layers for body, and high-K gate dielectric. Density gradient model is used for simulation and interface traps are considered. Benchmarking of simulation results show that III-V device provides higher on current, lesser delay, lower energy-delay product and lower DIBL than silicon device. However III-V device has higher SS and lower I_on/I_off than silicon device. The results indicate that there is a need to optimize the I_on/I_off, SS and DIBL values for specific circuits.

S. Oktyabrsky, D.Ye. Peide. Fundamentals of III-V Semiconductor MOSFETs. 1st edn / (Springer Heidelberg, 2010)
R. Chau, S. Datta, M. Doczy, B. Doyle, B. Jin, J. Kavalieros, A. Majumdar, M. Metz, M. Radosavljevic. IEEE Trans. on Nanotechnol., 4, 153 (2005)
S. Datta, G. Dewey, M. Doczy et al. IEEE Int. Electron. Dev. Meeting, 1, 653 (2003)
T. Tezuka, N. Sugiyama, T. Mizuno, S. Takagi. IEEE Trans. Electron. Dev., 50, 1328 (2003)
H. Shang, K.L. Lee, P. Kozlowski et al. Appl. Phys. Lett., 83, 5443 (2003)
A. Bansal, B.C. Paul, K. Roy. IEEE Trans. Electron. Dev., 52, 256 (2005)
K. Majumdar, P. Majhi, N. Bhat, R. Jammy. IEEE Trans. Nanotechnol., 9, 342 (2010)
K. Majumdar, R.S. Konjady, R.T. Suryaprakash, N. Bhat. IEEE Trans. Nanotechnol., 10, 1249 (2011)
R. Chau, S. Datta, A. Majumdar, CSIC 2005, Digest IEEE, 1, 17 (2005)
A. Bansal, K. Roy. IEEE Trans. Electron. Dev., 54, 1793 (2007)
V. Trivedi, J.G. Fossum, M.M. Chowdhury. IEEE Trans. Electron. Dev., 52, 56 (2005)
Synopsys. TCAD Sentaurus device user's manual. Mountain View, CA (2009)
R. Chau et. al. IEEE Trans. Nanotechnol., 4, 153 (2005)
A. Nainani, Z. Yuan, T. Krishnamohan, K. Saraswat. Proc. Int. Conf. on Simulation of Semiconductor Processes and Devices, 103 (2010)

Подсчитывается количество просмотров абстрактов ("html" на диаграммах) и полных версий статей ("pdf"). Просмотры с одинаковых IP-адресов засчитываются, если происходят с интервалом не менее 2-х часов.

Дата начала обработки статистических данных - 27 января 2016 г.

Учредители

Издатель