

Силовой МДП-транзистор на 4H-SiC с эпитаксиальным заглубленным каналом

© А.И. Михайлов¹, А.В. Афанасьев¹, В.А. Ильин¹, В.В. Лучинин¹, С.А. Решанов², А. Schöner²

¹ Санкт-Петербургский государственный электротехнический университет „ЛЭТИ“,
197376 Санкт-Петербург, Россия

² Ascatron AB,
16440 Kista, Sweden

E-mail: aleksey.i.mikhaylov@gmail.com

Поступила в Редакцию 4 сентября 2019 г.

В окончательной редакции 16 сентября 2019 г.

Принята к публикации 16 сентября 2019 г.

Для уменьшения сопротивления силового МДП-транзистора на 4H-SiC во включенном состоянии предложен способ формирования заглубленного канала путем эпитаксиального наращивания слоев на поверхности высоколегированной *p*-области. Рассмотрены особенности транспорта носителей заряда в канале такого транзистора в сравнении с изготовленным по обычной технологии. Достигнуто уменьшение сопротивления силового МДП-транзистора более чем в 3 раза.

Ключевые слова: 4H-SiC, эпитаксия, канал транзистора, МДП-транзистор, MOSFET.

DOI: 10.21883/FTP.2020.01.48779.9253

1. Введение

Наиболее востребованным компонентом силовой электроники на 4H-SiC, кроме диодов Шоттки, является МДП-транзистор (MOSFET), так как он имеет более высокочастотные характеристики, управляется напряжением и обладает низкими статическими и динамическими потерями по сравнению с биполярными транзисторами с изолированным затвором (IGBT) на кремнии [1,2]. Однако электрические свойства канала МДП-транзистора, границы раздела 4H-SiC/SiO₂ и подзатворного диэлектрика (ПД) ограничивают подвижность носителей заряда в канале и тем самым увеличивают его сопротивление. Это является одной из ключевых проблем при создании быстродействующего силового МДП-транзистора на 4H-SiC с низким сопротивлением.

Существуют различные способы снижения сопротивления канала МДП-транзистора [3,4]. Среди них можно выделить (i) уменьшение плотности состояний (ПС) на границе раздела 4H-SiC/SiO₂, (ii) увеличение концентрации свободных носителей заряда в канале и (iii) уменьшение влияния ПС на транспорт электронов. Одним из способов уменьшения плотности ПС на границе раздела 4H-SiC/SiO₂ является их пассивация введением на границу раздела элементов V группы: например, при росте ПД или отжиге слоя SiO₂ в азот- или фосфорсодержащей атмосфере (NO, N₂O, POCl₃) [5–9], или при введении N и P ионной имплантацией в 4H-SiC непосредственно перед термическим окислением [10–12]. Легирование тонкого приповерхностного слоя канала элементами V группы (N, P, Sb, As) также позволяет увеличить концентрацию свободных носителей заряда в инверсионном слое, за счет чего снижается его сопротивление [13–15]. Достичь же снижения

влияния ПС на транспорт электронов возможно контролируя уровень легирования канала и его структуру, например, за счет заглубления канала транзистора [16]. В МДП-транзисторе с заглубленным каналом электроны сконцентрированы не непосредственно у границы раздела, как в обычных МДП-транзисторах, а на некотором удалении от нее при меньшей напряженности поперечного электрического поля и большей толщине инверсионного слоя, что обуславливает уменьшение кулоновского рассеяния свободных носителей заряда на заряженных ловушках и, соответственно, увеличение подвижности носителей заряда [17].

Обычно технология эпитаксиального роста 4H-SiC используется исключительно для формирования дрейфовой области МДП-транзистора. Однако такие особенности эпитаксии, как возможность легирования *in situ* в широком диапазоне концентрации примеси и низкая концентрация дефектов [18], а также возможность наращивания эпитаксиальных слоев (эпислоев) поверх других сформированных слоев, позволяют применять эту технологию при изготовлении более сложных приборных структур, в том числе при создании МДП-транзисторов с эпитаксиальным заглубленным каналом.

В данной работе рассмотрены особенности транспорта электронов в канале МДП-транзистора на 4H-SiC с эпитаксиальным заглубленным каналом, а также возможности применения этой технологии при формировании силовых МДП-транзисторов на 4H-SiC с планарным каналом (DMOSFET).

2. Методика эксперимента

Для формирования тестовых структур были использованы коммерческие высоколегированные подложки




Рис. 1. Схематичное изображение (сверху вниз): латеральных МДП-транзисторов на низколегированной p -области и на высоколегированной p -области, а также силового DMOSFET (S — исток, G — затвор, D — сток).

$4H$ -SiC n -типа с эпислоем, выращенным на 4° разориентированной Si-границе (0001). Структуры (рис. 1) формировались на слоях $4H$ -SiC двух типов:

— на низколегированном эпислое p -типа ($[Al] \sim (5-10) \cdot 10^{15} \text{ см}^{-3}$), на котором формировались латеральные МДП-транзисторы (далее — „на низколегированной p -области“);

— на высоколегированном слое p -типа ($[Al] \sim 1 \cdot 10^{18} \text{ см}^{-3}$), сформированном методом ионной имплантации, на котором формировались латеральные и силовые МДП-транзисторы (далее — „на высоколегированной p -области“).

Высоколегированный слой p -типа (p -область) формировался в эпислое n -типа с концентрацией азота в диапазоне $(6-8) \cdot 10^{15} \text{ см}^{-3}$ имплантацией ионов Al при различных энергиях ионного пучка (50–650 кэВ) и дозах $(4 \cdot 10^{12}-4 \cdot 10^{13} \text{ см}^{-2})$. Концентрация алюминия в высоколегированной p -области составила $1 \cdot 10^{18} \text{ см}^{-3}$, а глубина залегания — 1 мкм.

ПД толщиной $\sim 50 \text{ нм}$ был получен методом термического окисления в атмосфере N_2O при 1250°C .

Затвор был изготовлен по стандартной для МОП-транзисторов технологии: слой поликремния толщиной 350 нм с поверхностным сопротивлением 40 Ом/квadrat был нанесен методом химического газозафазного осаждения при пониженном давлении (LPCVD — Low-Pressure Chemical Vapor Deposition).

Омические контакты были получены ионной имплантацией фосфора с высокой дозой для формирования n^+ -областей в $4H$ -SiC, напылением Ni и последующим быстрым отжигом при 950°C . Контактные площадки были сформированы методом сухого травления через фоторезистивную маску.

Были изготовлены латеральные МДП-транзисторы с шириной и длиной канала 40 и 250 мкм соответственно и силовые DMOSFET на 1200 В, состоящие из ~ 37000 гексагональных ячеек с длиной канала 1 мкм и плавающих охранных колец на периферии прибора, выполненных по разработанной ранее технологии [19]. Площадь активной области DMOSFET составила $\sim 5.4 \text{ мм}^2$. Изготовленные DMOSFET были установлены в корпус КТ-105-1 с последующей разваркой выводов.

Моделирование структуры DMOSFET с заглубленным каналом было проведено в программном пакете „Medici TCAD“. По результатам моделирования было решено вырастить два эпислоя после формирования p -области: нижний слой n -типа толщиной 50 нм с уровнем легирования $1 \cdot 10^{17} \text{ см}^{-3}$ и верхний слой p -типа толщиной 50 нм с уровнем легирования $2 \cdot 10^{16} \text{ см}^{-3}$. После роста эпислоев были сформированы p - и n^+ -области имплантацией Al и P соответственно. Верхний эпислой p -типа был сформирован, чтобы гарантировать полное обеднение эпислоя n -типа. Структура активной области силового DMOSFET с заглубленным каналом изображена на рис. 2. В соответствии с расчетом эпислой n -типа в области канала полностью обеднен за счет верхнего эпислоя p -типа и высоколегированной p -области, поэтому такой МДП-транзистор должен быть нормально закрытым. Расчетное напряжение пробоя такой структуры составило $\sim 1800 \text{ В}$.

Для выявления особенностей транспорта носителей заряда в канале латерального МДП-транзистора с заглубленным каналом (образец BC — от „buried channel“) было проведено сравнение его электрических характеристик с характеристиками латеральных МДП-транзисторов, сформированных на низколегированной p -области (образец EL — от „epilayer“) и на высоколегированной p -области (образец PW — от „p-well“). Обычно передаточная ВАХ латеральных транзисторов отклоняется от прямой в области высоких напряжений на затворе. Это связано с тем, что подвижность носителей заряда является функцией напряжения на затворе. Расчет порогового напряжения $V_{th \text{ ext}}$ и подвижности μ_{FE} (field-effect mobility) из передаточных ВАХ в приближении линейной зависимости тока стока от напряжения на затворе этого не учитывает. Поэтому при анализе температурной зависимости подвижности носителей заряда




Рис. 2. Структура активной области МДП-транзистора с заглубленным каналом (а) и профили легирования в соответствующих сечениях (b, c).

был использован иной способ вычисления подвижности носителей заряда и порогового напряжения включения, который позволяет учесть уменьшение подвижности носителей заряда с увеличением напряженности поперечного электрического поля в канале транзистора [20]. Для этого подвижность μ_{FE} , полученная из передаточных ВАХ, представляется следующим образом:

$$\mu_{FE} = \frac{\mu_0}{1 + \theta(V_{gs} - V_{th})},$$

где μ_0 — подвижность носителей заряда в канале транзистора, θ — коэффициент ослабления подвижности, V_{gs} — напряжение „затвор–исток“, V_{th} — пороговое напряжение включения транзистора. Введение коэффициента θ позволяет учесть зависимость подвижности от напряженности поперечного электрического поля в канале транзистора и контактные сопротивления областей стока и истока, включенные последовательно с каналом. Преобразовав уравнение для тока транзистора при малых смещениях, получим

$$\frac{I_{ds}}{\sqrt{G_m}} = \sqrt{\frac{W}{L} C_{ox} \mu_0 V_{ds} (V_{gs} - V_{th})},$$

где I_{ds} — ток стока, G_m — проводимость транзистора, W и L — ширина и длина канала МДП-транзистора соот-

ветственно, C_{ox} — емкость подзатворного диэлектрика, V_{ds} — напряжение „сток–исток“. Функция $\frac{I_{ds}}{\sqrt{G_m}}(V_{gs})$ линейна в режиме сильной инверсии и подвижность носителей заряда μ_0 можно определить по наклону прямой:

$$\mu_0 = \frac{b^2 L}{W C_{ox} V_{ds}},$$

3. Экспериментальные результаты

На всех образцах ПД был сформирован одинаковым способом. Толщина ПД d_{ox} контролировалась измерением емкости МДП-структур в режиме аккумуляции и составила ~ 50 нм для всех транзисторов (см. таблицу). Формирование ПД методом термического окисления в атмосфере N_2O ожидаемо приводит к более низкому току стока (рис. 3,а), более высокому пороговому напряжению включения $V_{th,ext}$, определенному из линейной экстраполяции передаточной ВАХ (см. таблицу), и более низкой подвижности носителей заряда μ_{FE} (рис. 3,б) в канале МДП-транзистора на высоколегированной p -области (PW) по сравнению с транзистором, сформированным на низколегированной p -области (EL). Это связано с меньшей толщиной инверсионного




Рис. 3. Передаточные характеристики латеральных МДП-транзисторов (а) и подвижность носителей заряда в канале (б) при комнатной температуре и $V_{ds} = 0.1$ В: 1 — образец ВС, 2 — образец EL, 3 — образец PW.

слоя в канале транзистора с более высоколегированной p -областью, за счет чего свободные электроны сильнее рассеиваются на заряженных ловушках и шероховатостях границы раздела $4H$ -SiC/SiO₂. Кроме того, подвижность носителей заряда в объеме полупроводника снижается с увеличением уровня легирования, а низколегированный эпистрой $4H$ -SiC p -типа не имеет дефектов, образовавшихся вследствие бомбардировки поверхности SiC высокоэнергетическими ионами Al при формировании высоколегированной p -области методом ионной имплантации.

Формирование двух эпистроев на поверхности p -области (т.е. заглабление канала, образец ВС) позволяет существенно увеличить ток стока, а подвижность носителей заряда увеличить до уровня образца EL. ВАХ образцов ВС и EL имеют мало различий, однако подвижность носителей заряда для образца ВС несколько выше. Схожесть характеристик этих образцов связана с тем, что в обоих случаях канал формируется в эпитаксиальной низколегированной p -области

Электрофизические параметры латеральных МДП-транзисторов: с заглаблением канала (ВС), на низколегированной p -области (EL) и на высоколегированной p -области (PW) при комнатной температуре

Образец	d_{ox} , нм	$\max \mu_{FE}$, $\text{cm}^2/(\text{В} \cdot \text{с})$	$V_{th \text{ ext}}$, В	μ_0 , $\text{cm}^2/(\text{В} \cdot \text{с})$	V_{th} , В
BC	46	21	4.5	29	6.1
EL	49	18	4.7	24	6.7
PW	50	3	19.2	—	—

(концентрация алюминия $2 \cdot 10^{16}$ и $1 \cdot 10^{16} \text{ cm}^{-3}$ для образцов ВС и EL соответственно) и ПД изготовлен по одной технологии, а значит, плотность состояний на границе раздела должна быть примерно одинаковой, поэтому вклады различных механизмов рассеяния, определяющих транспорт носителей заряда в каналах этих транзисторов, практически равны. Более высокая подвижность носителей заряда (см. таблицу) в канале образца ВС может быть объяснена заглаблением канала транзистора, за счет чего концентрация свободных носителей заряда непосредственно у границы раздела $4H$ -SiC/SiO₂ снижается и увеличивается на некотором расстоянии от нее, т.е. электронный ток протекает дальше от границы раздела и ПС на ней. Это приводит как к снижению кулоновского рассеяния свободных носителей заряда на заряженных ловушках, так и к снижению рассеяния на шероховатостях поверхности.

Для выявления доминирующих механизмов транспорта носителей заряда в каналах транзисторов были также проведены измерения их ВАХ в диапазоне температур от 300 до 550 К. При низких температурах подвижность носителей заряда μ_0 растет с температурой (рис. 4), что свойственно МДП-транзисторам, транспорт




Рис. 4. Подвижность носителей заряда в канале латеральных МДП-транзисторов при комнатной температуре и $V_{ds} = 0.1$ В: 1 — образец ВС, 2 — образец EL.




Рис. 5. Выходные характеристики корпусированных силовых DMOSFET при комнатной температуре и $V_{gs} = 20$ В: 1 — транзистор с заглубленным каналом, 2 — обычный транзистор.

электронов в канале которых ограничен кулоновским рассеянием на заряженных ловушках. Подвижность носителей заряда μ_0 в канале транзистора EL растет с температурой до 450 К, после чего выходит на плато. Это говорит о преобладании кулоновского механизма рассеяния на заряженных ловушках для образца EL и усилении фононного механизма с ростом температуры. Для образца BC подвижность μ_0 выходит на плато после 375 К и остается практически неизменной до 475 К, после чего начинает снижаться. Это свидетельствует о преобладании фононного механизма рассеяния носителей заряда в канале транзистора при высоких температурах. Данные наблюдения позволяют сделать вывод, что использование технологии заглубленного канала приводит к увеличению подвижности носителей заряда и снижению влияния кулоновского рассеяния на заряженных ловушках на транспорт электронов в канале транзистора.

На основе проведенных исследований были сформированы силовые DMOSFET: с обычным (транзистор DMOS-PW) и с эпитаксиальным заглубленным каналом (транзистор DMOS-BC). Использование технологии заглубления канала позволяет многократно уменьшить сопротивление DMOSFET и увеличить ток стока по сравнению с транзистором с обычным каналом (рис. 5). Приведенное сопротивление транзисторов $R_{ds(on)sp}$ составило 23.8 и 7.3 мОм·см² для транзисторов DMOS-PW и DMOS-BC соответственно. Транзистор BC способен коммутировать ток до 83 А в импульсном режиме (при $V_{gs} = 20$ и $V_{ds} = 20$ В), что соответствует плотности тока ~ 1500 А/см² во включенном состоянии. Более низкое сопротивление транзистора DMOS-BC приводит к снижению резистивных потерь в нем, что позволит создавать на его основе электронные устройства с более низкими массогабаритными параметрами и(или) снизить их тепловыделение.

4. Заключение

Формирование заглубленного канала путем выращивания эпислоев на высоколегированной p -области позволяет снизить кулоновское рассеяние свободных носителей заряда на заряженных ловушках и тем самым существенно увеличить их подвижность в канале транзистора. Увеличение подвижности носителей заряда также связано с тем, что ток протекает в низколегированном малодефектном эпитаксиальном слое. На основе проведенных исследований были сформированы силовые DMOSFET с обычным и заглубленным каналами. Заглубление канала силового DMOSFET позволило снизить его сопротивление во включенном состоянии более чем в 3 раза.

Финансирование работы

Работа выполнена при финансовой поддержке Министерства образования и науки Российской Федерации, проект № 03.G25.31.0243.

Конфликт интересов

Авторы заявляют, что у них нет конфликта интересов.

Список литературы

- [1] В.В. Лучинин. Нано- и микросистемная техника, **18** (5), 259 (2016).
- [2] В.В. Лучинин. Наноиндустрия, **65** (3), 78 (2016).
- [3] A.I. Mikhaylov, A.V. Afanasyev, V.V. Luchinin, S.A. Reshanov, A. Schöner, L. Knoll, R.A. Minamisawa, G. Alfieri, H. Bartolf. Jpn. J. Appl. Phys., **2016**, 08PC04 (2016).
- [4] А.И. Михайлов. Автореф. канд. дис. (СПб., СПбГЭТУ „ЛЭТИ“, 2018) с. 182.
- [5] H.F. Li, S. Dimitrijević, H.B. Harrison, D. Sweatman. Appl. Phys. Lett., **70** (15), 2028 (1997).
- [6] Ph. Jamet, S. Dimitrijević, Ph. Tanner. J. Appl. Phys., **90** (10), 5058 (2001).
- [7] V.V. Afanas'ev, A. Stesmans, F. Ciobanu, G. Pensl, K.Y. Cheong, S. Dimitrijević. Appl. Phys. Lett., **82** (4), 568 (2003).
- [8] D. Okamoto, H. Yano, T. Hatayama, T. Fuyuki. Appl. Phys. Lett., **96** (20), 203508 (2010).
- [9] H. Yano, T. Hatayama, T. Fuyuki. ECS Trans., **50** (3), (2013).
- [10] А.И. Михайлов, А.В. Афанасьев, В.А. Ильин, В.В. Лучинин, С.А. Решанов, М. Кригер, А. Schöner, T. Sledziewski. ФТП, **48** (12), 1621 (2014).
- [11] S. Dhar, S.H. Ryu, A.K. Agarwal. IEEE Trans. Electron Dev., **57** (6), 1195 (2010).
- [12] D. Okamoto, H. Yano, T. Hatayama, T. Fuyuki. Mater. Sci. Forum., **645–648**, 495 (2010).
- [13] P. Fiorenza, L.K. Swanson, M. Vivona, F. Gianazzo, C. Bongiorno, A. Frazzetto, F. Roccaforte. Appl. Phys. A, **115** (1), 333 (2014).
- [14] A.I. Mikhaylov, A.V. Afanasyev, V.V. Luchinin, S.A. Reshanov, A. Schöner, L. Knoll, R.A. Minamisawa, G. Alfieri, H. Bartolf. Mater. Sci. Forum., **858**, 651 (2015).

- [15] A. Modic, G. Liu, A.C. Ahyi, Yu. Zhou, P. Xu, M.C. Hamilton, J.R. Williams, L.C. Feldman, S. Dhar. *IEEE Electron Dev. Lett.*, **35** (9), 894 (2014).
- [16] S. Harada, S. Suzuki, J. Senzaki, R. Kosugi, K. Adachi, K. Fukuda, K. Arai. *IEEE Electron Dev. Lett.*, **22** (6), 272 (2001).
- [17] S. Potbhare, N. Goldsman, G. Pennington, A. Lelis, J.M. McGarity. *J. Appl. Phys.*, **100** (4), 44515 (2006).
- [18] F. La Via, M. Camarda, A. La Magna. *Appl. Phys. Rev.*, **1** (3), 31301 (2014).
- [19] А.В. Афанасьев, В.А. Ильин, В.В. Лучинин, А.И. Михайлов, С.А. Решанов, А. Schöner. *Нано- и микросистемная техника*, **18** (5), 308 (2016).
- [20] G. Ghibaudo. *IEEE Electron Dev. Lett.*, **24** (9), 543 (1988).

Редактор А.Н. Смирнов

4H-SiC power MOSFET with epitaxial buried channel

*A.I. Mikhailov¹, A.V. Afanasyev¹, V.A. Ilyin¹,
V.V. Luchinin¹, S.A. Reshanov², A. Schöner²*

¹ St. Petersburg Electrotechnical University „LETI“,
197376 St. Petersburg, Russia

² Ascatron AB,
16440 Kista, Sweden

Abstract In this paper we propose a method to reduce on-state resistance of 4H-SiC power MOSFET by re-growth of epitaxial layers on top of highly doped p-well. Mechanisms of electron transport in epitaxial buried channel have been examined. The fabricated MOSFET with epitaxial buried channel demonstrates 3 times lower on-state resistance as compared to conventional MOSFET.